Project
에 맞는 글이 없습니다.
조건 지우기
AI Project분산 환경에서의 연합 학습: FedProx와 SCAFFOLD 알고리즘 비교
Non-IID 데이터 환경에서 FedProx와 SCAFFOLD 연합 학습 알고리즘의 성능을 비교 분석했다. AG News 텍스트 분류 데이터셋과 GRU 모델을 사용하여 실험을 수행하고, 각 알고리즘의 수렴 특성을 분석했다.
AI Project지식 그래프 기반 노드 분류: GCN을 활용한 NELL 데이터셋 분석
NELL 지식 그래프 데이터셋에서 GCN(Graph Convolutional Network)을 활용하여 노드 분류를 수행했다. PyTorch Geometric으로 모델을 구현하고, 65,755개 노드와 186개 클래스에 대해 97.86%의 테스트 정확도를 달성했다.
etc Project인간-로봇 상호작용 기반 Guessing Game 시스템 구현
YOLO 객체 탐지와 VLM(Vision-Language Model)을 결합한 인간-로봇 상호작용 기반 Guessing Game 시스템을 개발했다. 로봇 팔이 물체를 가리키고, 사용자가 추측하는 게임을 구현했다.
etc ProjectVLSI 배선 최적화를 위한 Rectilinear Steiner Tree 알고리즘 설계
VLSI 설계의 배선 최적화를 위한 Rectilinear Steiner Minimum Tree(RSMT) 알고리즘을 Dijkstra 기반으로 구현했다. Hanan Grid를 활용한 Steiner 후보점 선정과 반복적 최적화를 통해 배선 길이를 최소화했다.
Web & App Project연구실 홈페이지 개발: WordPress 기반 학술 웹사이트 구축
연세대학교 Intelligent Systems Lab 연구실 홈페이지를 WordPress 기반으로 개발했다. 연구 분야 소개, 구성원 관리, 출판물 아카이빙, 뉴스/갤러리 기능을 구현했다.
Web & App Project개인 기술 블로그 개발: Django 기반 풀스택 웹 애플리케이션
Django와 순수 JavaScript/CSS로 개인 기술 블로그를 개발했다. 마크다운 기반 글 작성, 계층적 카테고리, AI 기능 연동(Gemini), SEO 최적화 등의 기능을 직접 구현했다.
AI Project심층 강화학습 알고리즘 구현: DQN, Double DQN, PER 비교 분석
DQN, Double DQN, PER 세 가지 강화학습 알고리즘을 CartPole, Acrobot, MountainCar 환경에서 비교 실험하고 각 알고리즘의 특성과 한계를 분석한다.
Hardware Project아두이노 자동소화장치 만들기: 불꽃·연기·온도 복합 감지와 IoT 알림
성균관대 2021 창의적 종합설계 경진대회 출품작인 아두이노 자동소화장치 쿠릉. 불꽃·연기·온도 센서를 함께 판단해 주방 화재를 일찍 감지하고 소화제를 분사하며 스마트폰으로 알리는 저비용 IoT 장치를 만들었다.
Hardware ProjectRadix-8 Booth 곱셈기 설계: 인코딩 테이블과 TDM 트레이드오프 (Verilog)
Radix-8 Booth 인코딩에 TDM을 결합한 곱셈기를 Verilog로 설계했다. Booth 알고리즘 원리, Radix에 따른 부분곱 수와 하드웨어 트레이드오프, Radix-8 인코딩 테이블, 구현과 검증, 배운 점을 정리했다.
Hardware ProjectRadix-4 Booth 곱셈기 설계: 부분곱 축소와 TDM 적용 (Verilog)
Booth 인코딩으로 부분곱을 줄이고 TDM으로 압축하는 Radix-4 곱셈기를 Verilog로 설계했다. Booth 인코더·셀렉터, 부분곱 생성, Carry Save Adder, Kogge-Stone 최종 가산기와 정확도 검증 파형을 다룬다.
Hardware ProjectCortex-M0 SoC 설계: AHB-Lite 버스로 만든 다기능 로봇 제어 시스템 (Basys3)
Basys3 보드에 Cortex-M0와 AHB-Lite 주변장치를 묶은 SoC를 설계했다. UART로 작은 로봇을 제어하고 업 카운터, 스톱워치, 난수·곱셈기, 덧셈·뺄셈기를 실행하는 다기능 시스템의 HW·SW 구성과 결과를 담았다.
Hardware Project차동 증폭기 설계: 전류 미러 바이어스와 2단 구성으로 60dB 얻기 (SIMetrix)
SIMetrix로 60dB 이상 이득의 차동 입력·단동 출력 증폭기를 설계했다. 전류 미러 바이어스로 첫 단 차동 증폭기를, 소스 결합 증폭기로 둘째 단을 구성하고 5V·100uA 조건에서 1mV 입력의 출력 파형을 확인했다.
Hardware ProjectVerilog 슬롯머신 설계: LFSR 난수 생성과 타이머 시드 (Basys3)
Basys3 보드용 슬롯머신을 Verilog로 설계했다. 타이머로 LFSR에 시드를 넣어 BCD 난수 3개를 만들고, 일치 개수에 따라 입력의 2·5·10배를 출력한다. 블록도, 서브 블록 정의, 시뮬레이션 파형과 고찰을 정리했다.
Hardware ProjectWallace Tree 곱셈기 Verilog 설계: 반가산기·전가산기로 8비트 병렬 곱셈
반가산기와 전가산기로 부분합을 단계별로 줄이는 Wallace Tree 구조로 8비트 병렬 곱셈기를 Verilog 설계했다. 16비트 곱을 내는 계산 과정, 설계 흐름, 테스트벤치와 전체 코드를 정리했다.
Hardware ProjectRISC-V 5단 파이프라인 프로세서 Verilog 설계: 해저드 검출과 포워딩 유닛
RV32I 명령어 전체를 지원하는 RISC-V 5단 파이프라인 프로세서를 Verilog로 설계했다. 해저드 검출 유닛과 포워딩 유닛으로 데이터·제어 해저드를 해결하고 iverilog와 GTKWave 파형으로 검증한 과정을 담았다.
Hardware Project74LS 로직 칩으로 만든 8비트 브레드보드 컴퓨터: CPU 동작 원리 직접 구현
Ben Eater의 설계를 따라 74LS 시리즈 TTL 칩만으로 브레드보드 위에 8비트 컴퓨터를 만들었다. 클럭, 레지스터, ALU, RAM, 프로그램 카운터, 제어 유닛을 직접 배선하며 CPU의 명령어 실행 사이클을 익힌 기록이다.
Web & App Project안드로이드 랜덤 맛집 추천 앱 개발: 카카오맵·네이버 지역검색 API 연동 (Kotlin)
"오늘 뭐 먹지"를 해결하려고 만든 안드로이드 앱 Mechu. 내 위치 주변 음식점을 네이버 지역검색 API로 찾고 버튼 하나로 랜덤 선택해 카카오맵에 보여 준다. 위치 권한, 애니메이션, 카테고리 필터, 배포 과정을 담았다.
Web & App ProjectGitHub Pages + Jekyll 블로그 만들기: 저장소 생성부터 자동 배포까지
GitHub Pages + Jekyll로 첫 블로그를 만들었던 기록입니다. 개발자라면 한 번쯤 거쳐가는 관문인 GitHub Blog 구축 여정을 정리합니다. 왜 GitHub Blog인가 개발자 포트폴리오로서 블로그를 운영하려면 다음 조건이 중요합니다: - 버전 관리로...
etc ProjectDC 모터 위치 제어기 설계: PID와 근궤적으로 정착시간 맞추기 (MATLAB)
DC 서보 모터 위치 제어기를 MATLAB으로 설계했다. 감쇠비 0.4~0.7, 정착시간 1/30초 미만, 위상 여유 40도 이상 조건에서 근궤적으로 PID 이득을 구하고 조건 충족과 최적값을 확인한 과정과 고찰을 담았다.
etc Project전력 계통 발전·송전 계획 최적화: 목적 함수와 제약 조건 모델링
전력 시스템 공학 과목에서 수행한 발전·송전 계획 프로젝트. 장기 수요 증가에 맞춰 발전소 신설과 송전망 확장을 비용 최소화 문제로 모델링하고, 제약 조건, 전력 조류 계산, MILP 최적화와 시나리오 분석을 정리했다.
Hardware ProjectZynq-7000 FPGA AI 가속기 설계: CNN·FC 코어와 AXI CDMA 데이터 이동
Zynq-7000 FPGA에 CNN·Fully Connected 연산 코어와 AXI CDMA 데이터 무버를 설계해 AI 가속기를 만들었다. 설계 흐름, 메모리 맵, 코어와 무버 검증, 5단계 AI 모델 구성까지 Vivado·Vitis 작업을 정리했다.
Hardware Project라즈베리파이 IoT 자판기 만들기: Firebase 재고 관리와 도난 감지
라즈베리파이로 만든 IoT 자판기 프로젝트. Firebase 데이터베이스로 재고와 수입을 원격 관리하고, 도난을 감지하면 사이렌과 함께 관리자에게 알린다. 부품 구성, 면별 하드웨어 배치, Python 제어 코드를 다룬다.
Hardware ProjectKogge-Stone 가산기 Verilog 설계: higher-valency 셀로 로직 레벨 줄이기
로직 레벨이 가장 적은 트리 가산기인 Kogge-Stone Adder를 higher-valency 셀로 Verilog 설계했다. Bitwise·Group PG와 SUM 로직 코드, 테스트벤치 파형 검증, 성능 최적화 방법과 분석을 정리했다.